Združimo prej omenjeni vezji v skupno vezje, ki nam bo omogočalo pomnjenje enega bita informacje – torej vrednost 0
ali 1
. Združeno vezje imenujemo zatič IN-ALI (ang. AND-OR latch). Vezje ima dva vhoda. S prvim vhodom, imenovanim nastavi (ang. set – S) nastavimo vezje tako, da pomni vrednost 1
. Z drugim vhodom, imenovanim ponastavi (ang. reset – R), pa nastavimo vezje tako, da pomni vrednost 0
.
Zatič IN-ALI bolj splošno imenujemo tudi zatič RS (ang. RS latch) zaradi vhodov ponastavi in nastvi. V splošnem pa za to vezje uporabimo samo logična vrata NE-IN, lahko pa tudi NE-ALI.
Zatiču dodamo še en vhod s katerim nadziramo pisanje in branje. Ta vhod običajno imenujemo omogočeno (ang. enabled – E), saj z njim omogočamo oziroma onemogočamo pisanje / spreminjanje / pomnjenje vrednosti v vezju. Takšno vezje imenujemo pomnilna celica RS (ang. RS flip-flop).
V praksi je zelo nepraktično, da ima naše vezje dva vhoda za shranjevanje vrednosti. Veliko bolj praktično bi bilo, če bi imelo vezje samo en vhod, preko katerega bi shranjevalo vrednosti. To lahko dosežemo tako, da uporabimo samo eno žico za vhod ter jo povežemo tako z vhodom nastavi, kot tudi z vhodom ponastavi, le da v tem primeru vhod negiramo s pomočjo logičnih vrat NE.
Sedaj imamo le en vhod za podatke, ki ga imenujemo vhod podatki (ang. data – D), poleg tega pa imamo še vhod omogočeno, kot prej. Tako dobljeno vezje, ki ga prikazuje spodnja interaktivnost, imenujemo pomnilna celica D (ang. D flip-flop).
Pomnilne celice imajo dva izhoda – običajni izhod, označen kot Q, na katerem dobimo oziroma preberemo shranjeno stanje pomnilne celice ter drugi izhod, označen kot Q', na katerem dobimo oziroma preberemo negacijo shranjenega stanja pomnilne celice.
Naj dodamo še, da je pri pomnilnih celicah na vhod omogočeno običajno povezana sistemska ura (ang. clock – Clk), kar zagtavlja, da se spremembe stanja pomnilne celice dogajajo sinhronizirano v celotnem sistemu (ob vsakokratni fazni spremembi sistemske ure).